Bagian Penerbangan EP1K100FC484-3N Jumlah Elemen Logika 4992 LE

Bagian Penerbangan EP1K100FC484-3N Jumlah Elemen Logika 4992 LE

Deskripsi Bagian Penerbangan:

Perangkat Altera® ACEX 1K menyediakan arsitektur die-efficient, berbiaya rendah dengan menggabungkan arsitektur look-up table (LUT) dengan EAB.Logika berbasis LUT memberikan kinerja dan efisiensi yang dioptimalkan untuk desain jalur data, register intensif, matematis, atau pemrosesan sinyal digital (DSP), sementara EAB menerapkan RAM, ROM, RAM port ganda, atau first-in first-out (FIFO) fungsi.Elemen-elemen ini membuat ACEX 1K cocok untuk fungsi logika kompleks dan fungsi memori seperti pemrosesan sinyal digital, manipulasi jalur data lebar, transformasi data, dan mikrokontroler, seperti yang diperlukan dalam aplikasi komunikasi berkinerja tinggi.Berdasarkan elemen SRAM CMOS yang dapat dikonfigurasi ulang, arsitektur ACEX 1K menggabungkan semua fitur yang diperlukan untuk mengimplementasikan megafungsi array gerbang umum, bersama dengan jumlah pin yang tinggi untuk mengaktifkan antarmuka yang efektif dengan komponen sistem.Proses lanjutan dan persyaratan voltase rendah dari inti 2,5-V memungkinkan perangkat ACEX 1K memenuhi persyaratan aplikasi volume tinggi berbiaya rendah mulai dari modem DSL hingga sakelar berbiaya rendah.

Kemampuan untuk mengonfigurasi ulang perangkat ACEX 1K memungkinkan pengujian lengkap sebelum pengiriman dan memungkinkan perancang untuk fokus pada simulasi dan verifikasi desain.Kemampuan konfigurasi ulang perangkat ACEX 1K meniadakan manajemen inventaris untuk desain susunan gerbang dan pembuatan vektor uji untuk cakupan kesalahan

Fitur Bagian Penerbangan:

■ Perangkat logika yang dapat diprogram (PLD), menyediakan integrasi sistem-on-a-programmable-chip (SOPC) berbiaya rendah dalam satu perangkat

– Enhanced embedded array untuk mengimplementasikan megafungsi seperti memori yang efisien dan fungsi logika khusus

– Kemampuan port ganda dengan lebar hingga 16-bit per blok array tertanam (EAB)

– Logic array untuk fungsi logika umum

■ Kepadatan tinggi

– 10.000 hingga 100.000 gerbang tipikal (lihat Tabel 1)

– Hingga 49.152 bit RAM (4.096 bit per EAB, semuanya dapat digunakan tanpa mengurangi kapasitas logika)

■ Arsitektur programmable hemat biaya untuk aplikasi volume tinggi

– Proses dengan biaya optimal

– Solusi berbiaya rendah untuk aplikasi komunikasi berkinerja tinggi

■ Fitur tingkat sistem

– Pin I/O MultiVoltTM dapat digerakkan atau digerakkan oleh perangkat 2,5-V, 3,3-V, atau 5,0-V

– Konsumsi daya rendah

– Performa I/O dua arah (waktu penyetelan [tSU] dan penundaan clock-tooutput [tCO]) hingga 250 MHz

– Sepenuhnya sesuai dengan interkoneksi komponen periferal Special Interest Group (PCI SIG) Spesifikasi Bus Lokal PCI, Revisi 2.2 untuk operasi 3,3-V pada 33 MHz atau 66 MHz

Spesifikasi Bagian Penerbangan: